(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平8-190535

(43)公開日 平成8年(1996)7月23日

(51) Int.Cl.<sup>6</sup>

識別記号 庁内整理番号

FΙ

技術表示箇所

G06F 15/16

380 Z

審査請求 有 請求項の数10 OL (全 17 頁)

(21)出願番号

特願平7-67

(22)出廣日

平成7年(1995)1月4日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 水野 正之

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 京本 直樹 (外2名)

## (54) 【発明の名称】 要素プロセッサおよび電力分散マルチプロセッサ

## (57)【要約】

【目的】 無駄な消費電力を削減する電力分散マルチプロセッサを提供する。

【構成】 プロセッサ101は、処理の負荷が大きいとき、位相同期ループ回路102を制御し、クロック周波数を増加させる。また、処理の負荷が小さいとき、同様に位相同期ループ回路を制御し、クロック信号線204から与えられる信号に同期し、周波数がN倍、またはN分の1倍の信号を生成する。周波数の増減はPLL制御線205を通してプロセッサ101が行う。本発明のマルチプロセッサでは、各要素プロセッサがその動作速度を決定する。定常状態では、各要素プロセッサは常に処理を行っている状態となり、非動作状態が存在しない。従って、動作状態と非動作状態を移行するための無駄な処理、およびそのための無駄な電力、さらには、非動作状態が存在しないため、そのための無駄な電力を消費しない。



20

## 【特許請求の範囲】

【請求項1】入力データ線から得られるデータを処理し 出力データ線に出力するプロセッサと、

クロック信号線から入力されるクロック信号に同期し、 前記プロセッサからのPLL制御線によってその周波数 が変化するクロック信号を生成する位相同期ループ回路 とを備え、

前記位相同期ループ回路の出力クロック信号をクロック 信号として前記プロセッサが動作することを特徴とする 要素プロセッサ。

【請求項2】入力データ線から得られるデータを処理し 出力データ線に出力するプロセッサと、

前記プロセッサからのVCO制御線によってその発振周 波数が変化するクロック信号を生成する外部周波数制御 型発振器とを備え、

前記外部周波数制御型発振器の出力クロック信号をクロ ック信号として前記プロセッサが動作することを特徴と する要素プロセッサ。

【請求項3】入力データ線から得られるデータを処理し 出力データ線に出力するプロセッサと、

前記プロセッサからのDDC制御線によって第1の電源 から第3の電圧を生成するDC-DCコンバータとを備

前記DC-DCコンバータが生成する第3の電圧と第2 の電源の出力電圧との電位差を電源電圧として前記プロ セッサが動作することを特徴とする要素プロセッサ。

【請求項4】入力データ線から得られるデータを処理し 第1の出力データ線に出力するプロセッサと、

第1の出力データ線から得られるデータを蓄え、第2の 出力データ線に出力するFIFOバッファと、

クロック信号線から入力されるクロック信号に同期し、 前記プロセッサからのPLL制御線によってその周波数 が変化するクロック信号を生成する位相同期ループ回路 とを備え、

前記位相同期ループ回路の出力クロック信号をクロック 信号として前記プロセッサが動作し、

前記FIFOバッファに貯まっているデータ量をFIF O観測線により前記プロセッサに入力し、前記プロセッ サが前記PLL制御線を通して前記位相同期ループ回路 を制御することを特徴とする要素プロセッサ。

【請求項5】入力データ線から得られるデータを処理し 第1の出力データ線に出力するプロセッサと、

第1の出力データ線から得られるデータを蓄え、第2の 出力データ線に出力するFIFOバッファと、

前記プロセッサからのVCO制御線によってその発振周 波数が変化するクロック信号を生成する外部周波数制御 型発振器とを備え、

前記外部周波数制御型発振器の出力クロック信号をクロ ック信号として前記プロセッサが動作し、

O観測線により前記プロセッサに入力し、前記プロセッ サが前記VCO制御線を通して前記外部周波数制御型発 振器を制御することを特徴とする要素プロセッサ。

2

【請求項6】入力データ線から得られるデータを処理し 第1の出力データ線に出力するプロセッサと、

第1の出力データ線から得られるデータを蓄え、第2の 出力データ線に出力するFIFOバッファと、

前記プロセッサからのDDC制御線によって第1の電源 から第3の電圧を生成するDC-DCコンバータとを備 え、

前記DC-DCコンバータが生成する第3の電圧と第2 の電源の出力電圧との電位差を電源電圧として前記プロ セッサが動作し、

前記FIFOバッファに貯まっているデータ量をFIF O観測線により前記プロセッサに入力し、前記プロセッ サが前記DDC制御線を通して前記DC-DCコンバー タを制御することを特徴とする要素プロセッサ。

【請求項7】第1の入力データ線から得られるデータを 蓄え、第2の入力データ線に出力するFIFOバッファ と、

第2の入力データ線から得られるデータを処理し出力デ ータ線に出力するプロセッサと、

クロック信号線から入力されるクロック信号に同期し、 前記プロセッサからのPLL制御線によってその周波数 が変化するクロック信号を生成する位相同期ループ回路 とを備え、

前記位相同期ループ回路の出力クロック信号をクロック 信号として前記プロセッサが動作し、

前記FIFOバッファに貯まっているデータ量をFIF 30 〇観測線により前記プロセッサに入力し、前記プロセッ サが前記PLL制御線を通して前記位相同期ループ回路 を制御することを特徴とする要素プロセッサ。

【請求項8】第1の入力データ線から得られるデータを 蓄え、第2の入力データ線に出力するFIFOバッファ

第1の入力データ線から得られるデータを処理し出力デ ータ線に出力するプロセッサと、

前記プロセッサからのVCO制御線によってその発振周 波数が変化するクロック信号を生成する外部周波数制御 型発振器とを備え、

前記外部周波数制御型発振器の出力クロック信号をクロ ック信号として前記プロセッサが動作し、

前記FIFOバッファに貯まっているデータ量をFIF O観測線により前記プロセッサに入力し、前記プロセッ サが前記VCO制御線を通して前記外部周波数制御型発 振器を制御することを特徴とする要素プロセッサ。

【請求項9】第1の入力データ線から得られるデータを 蓄え、第2の入力データ線に出力するFIFOバッファ と、

前記FIFOバッファに貯まっているデータ量をFIF 50 第1の入力データ線から得られるデータを処理し出力デ

ータ線に出力するプロセッサと、

前記プロセッサからのDDC制御線によって第1の電源から第3の電圧を生成するDC-DCコンバータとを備

i

前記DC-DCコンバータが生成する第3の電圧と第2の電源の出力電圧との電位差を電源電圧として前記プロセッサが動作し、

前記FIFOバッファに貯まっているデータ量をFIFO観測線により前記プロセッサに入力し、前記プロセッサが前記DDC制御線を通して前記DC-DCコンバー10タを制御することを特徴とする要素プロセッサ。

【請求項10】請求項1~9のいずれかに記載の要素プロセッサを複数個用意し、相互にそれぞれの出力データ線と入力データ線を接続し、前記の複数個の要素プロセッサが協調してある情報処理を行い、各要素プロセッサの負荷に応じてその要素プロセッサの動作速度が制御されることを特徴とする電力分散マルチプロセッサ。

## 【発明の詳細な説明】

## [0001]

【産業上の利用分野】本発明は、複数の要素プロセッサ 20 を複数個使用し、各要素プロセッサが協調しある情報処理を行うマルチプロセッサにおいて、消費電力の低減と負荷分散および電力分散に関するものである。

#### [0002]

【従来の技術】従来のマルチプロセッサを構成する要素プロセッサを図16に示す。プロセッサ101は、クロック信号線203から入力されるクロック信号に同期し、入力データ線201から得られるデータを処理し出力データ線202に出力する。このような従来の要素プロセッサでは、その要素プロセッサの負荷、あるいは、そのプロセッサに接続された要素プロセッサの負荷により、動作周波数が変化しなかった。

## [0003]

【発明が解決しようとする課題】ある情報処理をマルチプロセッサで処理する場合、各要素プロセッサにその負荷を均等に割り当てなければならない。しかし、現実には、各要素プロセッサに負荷の重さのばらつきが生じた。従って、このように負荷が各要素プロセッサに均等に分散されていない状態では、要素プロセッサに処理を行っていない非動作状態が存在し、その期間にはその要 40素プロセッサで無駄な電力を消費した。また、負荷が分散されていない要素プロセッサが動作状態と非動作状態を短い周期で繰り返すような場合、その動作切り替えに要する処理のオーバヘッドと、無駄な消費電力の増大を招いた。

【0004】本発明の目的は、無駄な消費電力を削減できる要素プロセッサを提供することにある。

【0005】本発明の他の目的は、各要素プロセッサに 負荷の重さのばらつきが生じても、無駄な消費電力を削 減できるマルチプロセッサを提供することにある。 [0006]

【課題を解決するための手段】本発明の要素プロセッサは、入力データ線から得られるデータを処理し出力データ線に出力するプロセッサと、クロック信号線から入力されるクロック信号に同期し、前記プロセッサからのP L L 制御線によってその周波数が変化するクロック信号を生成する位相同期ループ回路とを備え、前記位相同期ループ回路の出力クロック信号をクロック信号として前記プロセッサが動作することを特徴とする。

4

【0007】また、本発明の要素プロセッサは、入力データ線から得られるデータを処理し出力データ線に出力するプロセッサと、前記プロセッサからのVCO制御線によってその発振周波数が変化するクロック信号を生成する外部周波数制御型発振器とを備え、前記外部周波数制御型発振器の出力クロック信号をクロック信号として前記プロセッサが動作することを特徴とすることもできる。

【0008】また、本発明の要素プロセッサは、入力データ線から得られるデータを処理し出力データ線に出力するプロセッサと、前記プロセッサからのDDC制御線によって第1の電源から第3の電圧を生成するDC-DCコンバータとを備え、前記DC-DCコンバータが生成する第3の電圧と第2の電源の出力電圧との電位差を電源電圧として前記プロセッサが動作することを特徴とすることもできる。

【0009】また、本発明の要素プロセッサは、入力デ ータ線から得られるデータを処理し第1の出力データ線 に出力するプロセッサと、第1の出力データ線から得ら れるデータを蓄え、第2の出力データ線に出力するFI 30 FOバッファと、クロック信号線から入力されるクロッ ク信号に同期し、前記プロセッサからのPLL制御線に よってその周波数が変化するクロック信号を生成する位 相同期ループ回路とを備え、前記位相同期ループ回路の 出力クロック信号をクロック信号として前記プロセッサ が動作し、前記FIFOバッファに貯まっているデータ 量をFIFO観測線により前記プロセッサに入力し、前 記プロセッサが前記PLL制御線を通して前記位相同期 ループ回路を制御することを特徴とすることもできる。 【0010】また、本発明の要素プロセッサは、入力デ ータ線から得られるデータを処理し第1の出力データ線 に出力するプロセッサと、第1の出力データ線から得ら れるデータを蓄え、第2の出力データ線に出力するFI FOバッファと、前記プロセッサからのVCO制御線に よってその発振周波数が変化するクロック信号を生成す る外部周波数制御型発振器とを備え、前記外部周波数制 御型発振器の出力クロック信号をクロック信号として前 記プロセッサが動作し、前記FIFOバッファに貯まっ ているデータ量をFIFO観測線により前記プロセッサ に入力し、前記プロセッサが前記VCO制御線を通して 50 前記外部周波数制御型発振器を制御することを特徴とす ることもできる。

【0011】また、本発明の要素プロセッサは、入力デ ータ線から得られるデータを処理し第1の出力データ線 に出力するプロセッサと、第1の出力データ線から得ら れるデータを蓄え、第2の出力データ線に出力するFI FOバッファと、前記プロセッサからのDDC制御線に よって第1の電源から第3の電圧を生成するDC-DC コンバータとを備え、前記DC-DCコンバータが生成 する第3の電圧と第2の電源の出力電圧との電位差を電 源電圧として前記プロセッサが動作し、前記FIFOバ 10 ッファに貯まっているデータ量をFIFO観測線により 前記プロセッサに入力し、前記プロセッサが前記DDC 制御線を通して前記DC-DCコンバータを制御するこ とを特徴とすることもできる。

【0012】また、本発明の要素プロセッサは、第1の

入力データ線から得られるデータを蓄え、第2の入力デ

ータ線に出力するFIFOバッファと、第2の入力デー 夕線から得られるデータを処理し出力データ線に出力す るプロセッサと、クロック信号線から入力されるクロッ ク信号に同期し、前記プロセッサからのPLL制御線に 20 よってその周波数が変化するクロック信号を生成する位 相同期ループ回路とを備え、前記位相同期ループ回路の 出力クロック信号をクロック信号として前記プロセッサ が動作し、前記F I FOバッファに貯まっているデータ 量をFIFO観測線により前記プロセッサに入力し、前 記プロセッサが前記PLL制御線を通して前記位相同期 ループ回路を制御することを特徴とすることもできる。 【0013】また、本発明の要素プロセッサは、第1の 入力データ線から得られるデータを蓄え、第2の入力デ ータ線に出力するFIFOバッファと、第1の入力デー 30 タ線から得られるデータを処理し出力データ線に出力す るプロセッサと、前記プロセッサからのVCO制御線に よってその発振周波数が変化するクロック信号を生成す る外部周波数制御型発振器とを備え、前記外部周波数制 御型発振器の出力クロック信号をクロック信号として前 記プロセッサが動作し、前記FIFOバッファに貯まっ ているデータ量をFIFO観測線により前記プロセッサ に入力し、前記プロセッサが前記VCO制御線を通して 前記外部周波数制御型発振器を制御することを特徴とす ることもできる。

【0014】また、本発明の要素プロセッサは、第1の 入力データ線から得られるデータを蓄え 、 第2の入力デ ータ線に出力するFIFOバッファと、第1の入力デー タ線から得られるデータを処理し出力データ線に出力す るプロセッサと、前記プロセッサからのDDC制御線に よって第1の電源から第3の電圧を生成するDC-DC コンバータとを備え、前記DC-DCコンバータが生成 する第3の電圧と第2の電源の出力電圧との電位差を電 源電圧として前記プロセッサが動作し、前記FIFOバ ッファに貯まっているデータ量をFIFO観測線により 50 波数制御型発振器103とから構成されている。

前記プロセッサに入力し、前記プロセッサが前記DDC 制御線を通して前記DC-DCコンバータを制御するこ とを特徴とすることもできる。

【0015】また、本発明のマルチプロセッサは、前記 の要素プロセッサを複数個用意し、相互にそれぞれの出 カデータ線と入力データ線を接続し、前記の複数個の要 素プロセッサが協調してある情報処理を行い、各要素プ ロセッサの負荷に応じてその要素プロセッサの動作速度 が制御されることを特徴とする。

#### [0016]

【作用】マルチプロセッサを構成する各要素プロセッサ の動作速度を、その要素プロセッサの負荷、あるいはそ の要素プロセッサの出力データを受け取る要素プロセッ サの負荷、あるいはその要素プロセッサに入力されるデ ータを生成する要素プロセッサの負荷によって変化させ ることで、各要素プロセッサの動作速度を独立に決定す る。各要素プロセッサの動作速度を変える方法として、 要素プロセッサに入力するクロック信号を同期位相ルー プ回路または外部周波数制御型発振器により変化させる 方法、あるいはプロセッサの電源電圧をDC-DCコン バータにより変化させる方法がある。また、各要素プロ セッサの負荷は、その要素プロセッサのプログラムによ り判定する方法、あるいは入力に付いたFIFOバッフ ァの状態による方法、あるいは出力に付いたFIFOバ ッファの状態による方法がある。

【0017】前記のようにして各要素プロセッサの動作 速度を決定した場合、定常状態では各要素プロセッサは 常に情報を処理している動作状態にある。すなわち、動 作状態と非動作状態を切り替える処理が発生しない。ま た、各要素プロセッサはそのプロセッサに必要な速度で 動作するため、無駄な消費電力を削減できる。

## [0018]

【実施例】図1から図15を参照して本発明の実施例を 説明する。

【0019】図1は、本発明の要素プロセッサの第1の 実施例を示すブロック図である。

【0020】この実施例の要素プロセッサは、入力デー タ線201から得られるデータを処理し出力データ線2 02に出力するプロセッサ101と、クロック信号線2 04から入力されるクロック信号に同期し、プロセッサ 101からのPLL制御線205によってその周波数が 変化するクロック信号を生成する位相同期ループ回路1 02とを備え、プロセッサ101は、クロック信号線2 03を介して送られてくる位相同期ループ回路102の 出力クロック信号をクロック信号として動作する。

【0021】図10に位相同期ループ回路102の構成 を示す。この位相同期ループ回路102は、カウンタ1 09,110と、位相比較器106と、チャージポンプ 回路107と、ローパスフィルタ回路108と、外部周

【0022】図11に、位相比較器106の構成を示す。この位相比較器は、図示のように接続された複数個のNAND回路により構成される。

【0023】図12に、チャージポンプ回路107の構成を示す。このチャージポンプ回路は、CMOSで構成されている。

【0024】図13にローパスフィルタ回路108の構成を示す。このローパスフィルタ回路は、抵抗とコンデンサとから構成されている。

【0025】図14に、外部周波数制御型発振器103 10 の構成を示す。この発振器は、図示のように接続された FETにより構成されている。

【0026】前記の要素プロセッサを複数個用意し、相互にそれぞれの出力データ線202と入力データ線201を接続する。複数個の要素プロセッサが協調して、ある情報処理を行うマルチプロセッサを構成する。プロセッサ101は、処理の負荷が大きいとき、位相同期ループ回路102を制御し、クロック周波数を増加させる。また、処理の負荷が小さいとき、同様に位相同期ループ回路102を制御し、クロック周波数を減少させる。位和同期ループ回路102は、クロック信号線204から与えられる信号に同期し、周波数がN倍、またはN分の1倍のクロック信号を生成する。周波数の増減は、PLL制御線205を通してプロセッサ101が行う。

【0027】プロセッサ101が負荷の量を判定する方法として、例えば次の方法がある。すなわち、各要素プロセッサは、その要素プロセッサに割り当てられたある処理単位を処理した後に、その処理結果を出力するのと同時にパイロットデータを出力する。要素プロセッサが、ある処理単位を実行中にパイロットデータを少なく 30とも2つ入力した場合、その要素プロセッサは負荷が重いと判断する。一方、ある処理単位を実行中に1つのパイロットデータも入力しない場合、その要素プロセッサは負荷が軽いと判断する。

【0028】従来のマルチプロセッサでは、負荷の分散 方法について決定的なものがなく、各要素プロセッサに 負荷の不均衡が生じた。すなわち、ある要素プロセッサ は負荷が重く、別の要素プロセッサは負荷が軽くなって しまった。このような場合、全体の処理速度は、負荷の 一番重い要素プロセッサによって決定されることが多 く、出力のスループットの低下も招いた。また、このよ うな負荷が不均衡な状態では、各要素プロセッサに、処 理を行っている状態、すなわち動作状態と、処理を行っ ていない状態、すなわち非動作状態が存在し、相互の状態を移動するのに要する無駄な処理、およびそのための 無駄な電力消費が生じた。さらに、非動作状態では、無 駄な電力を消費した。

【0029】本発明の電力分散マルチプロセッサでは、 前述のとおり各要素プロセッサの負荷に応じて各要素プロセッサがその動作速度を決定する。定常状態では、各 50

要素プロセッサは常に処理を行っている状態となり、非動作状態が存在しない。従って、動作状態と非動作状態を移行するための無駄な処理、およびそのための無駄な電力、さらには、非動作状態が存在しないため、そのための無駄な電力を消費しない。

8

【0030】すなわち、従来のマルチプロセッサは負荷の分散が難しかったが、本実施例の電力分散マルチプロセッサでは、ある程度の負荷の不均衡をそのプロセッサの動作速度を変化させることで補い、また、負荷の重い要素プロセッサには、その処理を行うのに必要な電力を自立的に供給できる。すなわち、電力の観点からは、完全な電力分散が行われる。

【0031】図2は、本発明の要素プロセッサの第2の実施例を示すブロック図である。

【0032】この要素プロセッサは、入力データ線20 1から得られるデータを処理し出力データ線202に出力するプロセッサ201と、プロセッサ201からのV CO制御線206によってその発振周波数が変化するクロック信号を生成する外部周波数制御型発振器103の出力クロック信号をクロック信号としてプロセッサ101が動作する

【0033】外部周波数制御型発振器103は、図14 に示した発振器を用いる。

【0034】前記の要素プロセッサを複数個用意し、相互にそれぞれの出力データ線と入力データ線を接続する。複数個の要素プロセッサが協調して、ある情報処理を行うマルチプロセッサを構成する。プロセッサ101は、処理の負荷が大きいとき、外部周波数制御型発振器103を制御し、クロック周波数を増加させる。また、処理の負荷が小さいとき、同様に外部周波数制御型発振器103を制御し、クロック周波数を減少させる。周波数の増減はVCO制御線206を通してプロセッサ101が行う。

【0035】本実施例の電力分散マルチプロセッサでは、前述のとおり各要素プロセッサの負荷に応じて各要素プロセッサがその動作速度を決定する。定常状態では、各要素プロセッサは常に処理を行っている状態となり、前記の非動作状態が存在しない。従って、動作状態と非動作状態を移行するための無駄な処理、およびそのための無駄な電力、さらには、非動作状態が存在しないため、そのための無駄な電力を消費しない。

【0036】図3は、本発明の要素プロセッサの第3の 実施例を示すブロック図である。

【0037】この要素プロセッサは、入力データ線20 1から得られるデータを処理し出力データ線202に出力するプロセッサ101と、プロセッサ101からのDDC制御線207によって第1の電源から第3の電圧を生成するDC-DCコンバータ104を備え、この第3の電圧は電源線208を経て、プロセッサ101に供給

される。DC-DCコンバータ104が生成する第3の 電圧と第2の電源の出力電圧との電位差を電源電圧とし てプロセッサ101が動作する。

【0038】図15に、DC-DCコンバータ104の 構成を示す。このコンバータは、FETと差動アンプと で構成されている。

【0039】前記の要素プロセッサを複数個用意し、相 互にそれぞれの出力データ線と入力データ線を接続す る。複数個の要素プロセッサが協調して、ある情報処理 を行うマルチプロセッサを構成する。プロセッサ101 は、処理の負荷が大きいとき、DC-DCコンバータ1 04を制御し、プロセッサ101にかかる電源電圧を増 加させる。また、処理の負荷が小さいとき、同様にDC -DCコンバータ104を制御し、電源電圧を減少させ る。電源電圧の増減はDDC制御線207を通してプロ セッサ101が行う。すなわち、これはプロセッサを構 成する半導体集積回路の処理能力が、電源電圧が高くな ると上がり、電源電圧が低くなると下がることを利用し ている。

【0040】本実施例の電力分散マルチプロセッサで は、前述のとおり各要素プロセッサの負荷に応じて各要 素プロセッサがその動作速度を決定する。定常状態で は、各要素プロセッサは常に処理を行っている状態とな り、前記の非動作状態が存在しない。従って、動作状態 と非動作状態を移行するための無駄な処理、およびその ための無駄な電力、さらには、非動作状態が存在しない ため、そのための無駄な電力を消費しない。

【0041】図4は、本発明の要素プロセッサの第4の 実施例を示すブロック図である。

【0042】この要素プロセッサは、入力データ線20 30 1から得られるデータを処理し第1の出力データ線20 9に出力するプロセッサ101と、第1の出力データ線 209から得られるデータを蓄え、第2の出力データ線 202に出力するFIFOバッファ105と、クロック 信号線204から入力されるクロック信号に同期し、プ ロセッサ101からのPLL制御線205によってその 周波数が変化するクロック信号を生成する位相同期ルー プ回路102とを備え、位相同期ループ回路102の出 カクロック信号をクロック信号としてプロセッサ101 が動作し、FIFOバッファ105に貯まっているデー 40 タ量をFIFO観測線210によりプロセッサ101に 入力し、プロセッサ101がPLL制御線205を通し て位相同期ループ回路102を制御する。

【0043】位相同期ループ回路102は、図10に示 した回路を用いる。

【0044】前記の要素プロセッサを複数個用意し、相 互にそれぞれの第2の出力データ線202と入力データ 線201を接続する。複数個の要素プロセッサが協調し て、ある情報処理を行うマルチプロセッサを構成する。 プロセッサ101は、処理の負荷が大きいとき、位相同 50 103を制御し、クロック周波数を増加させる。また、

期ループ回路102を制御し、クロック周波数を増加さ せる。また、処理の負荷が小さいとき、同様に位相同期 ループ回路102を制御し、クロック周波数を減少させ る。位相同期ループ回路102は、クロック信号線20 4から与えられる信号に同期し、周波数がN倍、または N分の1倍のクロック信号を生成する。 周波数の増減は PLL制御線205を通してプロセッサ101が行う。 【0045】プロセッサ101が負荷の量を判定する方 法として、FIFOパッファ105に貯まっているデー タ量を用いる。データ量はFIFO観測線210を通し てプロセッサ101が知ることができる。 すなわち、F IFOバッファ105にデータが貯まっているとき、第 2の出力データ線202につながる次段の要素プロセッ サの負荷が重いことを示すため、プロセッサ101は負 荷が軽いと判断する。一方、FIFOバッファ105に データが貯まっていないとき、第2の出力データ線20 2につながる次段の要素プロセッサに余裕があり負荷が 軽いことを示すため、プロセッサ101は負荷が重いと 判断する。

10

【0046】本実施例の電力分散マルチプロセッサで 20 は、前述のとおり各要素プロセッサの負荷に応じて各要 素プロセッサがその動作速度を決定する。定常状態で は、各要素プロセッサは常に処理を行っている状態とな り、前記の非動作状態が存在しない。従って、動作状態 と非動作状態を移行するための無駄な処理、およびその ための無駄な電力、さらには、非動作状態が存在しない ため、そのための無駄な電力を消費しない。

【0047】図5は、本発明の要素プロセッサの第5の 実施例を示すブロック図である。

【0048】この要素プロセッサは、入力データ線20 1から得られるデータを処理し第1の出力データ線20 9に出力するプロセッサ101と、第1の出力データ線 209から得られるデータを蓄え、第2の出力データ線 202に出力するFIFOバッファ105と、プロセッ サ101からのVCO制御線206によってその発振周 波数が変化するクロック信号を生成する外部周波数制御 型発振器103とを備え、外部周波数制御型発振器10 3の出力クロック信号をクロック信号としてプロセッサ 101が動作し、FIFOバッファ105に貯まってい るデータ量をFIFO観測線210によりプロセッサ1 01に入力し、プロセッサ101がVCO制御線206 を通して外部周波数制御型発振器103を制御する。 【0049】外部周波数制御型発振器103には、図1 4に示した発振器を用いる。

【0050】前記の要素プロセッサを複数個用意し、相 互にそれぞれの出力データ線と入力データ線を接続す る。複数個の要素プロセッサが協調して、ある情報処理 を行うマルチプロセッサを構成する。プロセッサ101 は、処理の負荷が大きいとき、外部周波数制御型発振器

処理の負荷が小さいとき、同様に外部周波数制御型発振 器103を制御し、クロック周波数を減少させる。周波 数の増減はVCO制御線206を通してプロセッサ10 1が行う。

【0051】本発明の電力分散マルチプロセッサでは、 前述のとおり各要素プロセッサの負荷に応じて各要素プ ロセッサがその動作速度を決定する。定常状態では、各 要素プロセッサは常に処理を行っている状態となり、前 記の非動作状態が存在しない。従って、動作状態と非動 作状態を移行するための無駄な処理、およびそのための 10 無駄な電力、さらには、非動作状態が存在しないため、 そのための無駄な電力を消費しない。

【0052】図6は、本発明の要素プロセッサの第6の 実施例を示すプロック図である。

【0053】この要素プロセッサは、入力データ線20 1から得られるデータを処理し第1の出力データ線20 9に出力するプロセッサ101と、第1の出力データ線 209から得られるデータを蓄え、第2の出力データ線 202に出力するFIFOバッファ105と、プロセッ サ101からのDDC制御線207によって第1の電源 20 から第3の電圧を生成するDC-DCコンバータ104 を備え、この第3の電圧は電源線208を経て、プロセ ッサ101に供給される。DC-DCコンバータ104 が生成する第3の電圧と第2の電源の出力電圧との電位 差を電源電圧としてプロセッサ101が動作し、FIF Oバッファ105に貯まっているデータ量をFIFO観 測線210によりプロセッサ101に入力し、プロセッ サ101がDDC制御線207を通してDC-DCコン バータ104を制御する。

【0054】DC-DCコンバータ104は、図15に 30 示したものを用いる。

【0055】前記の要素プロセッサを複数個用意し、相 互にそれぞれの出力データ線と入力データ線を接続す る。複数個の要素プロセッサが協調して、ある情報処理 を行うマルチプロセッサを構成する。プロセッサ101 は、処理の負荷が大きいとき、DC-DCコンバータ1 04を制御し、プロセッサ101にかかる電源電圧を増 加させる。また、処理の負荷が小さいとき、同様にDC -DCコンバータ104を制御し、電源電圧を減少させ セッサ101が行う。すなわち、これはプロセッサを構 成する半導体集積回路の処理能力が、電源電圧が高くな ると上がり、電源電圧が低くなると下がることを利用し ている。

【0056】本実施例の電力分散マルチプロセッサで は、前述のとおり各要素プロセッサの負荷に応じて各要 素プロセッサがその動作速度を決定する。定常状態で は、各要素プロセッサは常に処理を行っている状態とな り、前記の非動作状態が存在しない。従って、動作状態 と非動作状態を移行するための無駄な処理、およびその 50

12 ための無駄な電力、さらには、非動作状態が存在しない ため、そのための無駄な電力を消費しない。

【0057】図7は、本発明の要素プロセッサの第7の 実施例を示すブロック図である。

【0058】この要素プロセッサは、第1の入力データ 線201から得られるデータを蓄え、第2の入力データ 線211に出力するFIFOバッファ105と、第2の 入力データ線211から得られるデータを処理し出力デ ータ線202に出力するプロセッサ101と、クロック 信号線204から入力されるクロック信号に同期し、プ ロセッサ101からのPLL制御線205によってその 周波数が変化するクロック信号を生成する位相同期ルー プ回路102とを備え、位相同期ループ回路102のク ロック信号線203からの出力クロック信号をクロック 信号としてプロセッサ101が動作し、FIFOバッフ ァ105に貯まっているデータ量をFIFO観測線21 0によりプロセッサ101に入力し、プロセッサ101 がPLL制御線205を通して位相同期ループ回路10 2を制御する。

【0059】位相同期ループ回路102は、図10に示 した回路を用いる。

【0060】前記の要素プロセッサを複数個用意し、相 互にそれぞれの第2の出力データ線202と入力データ 線201を接続する。複数個の要素プロセッサが協調し て、ある情報処理を行うマルチプロセッサを構成する。 プロセッサ101は、処理の負荷が大きいとき、位相同 期ループ回路102を制御し、クロック周波数を増加さ せる。また、処理の負荷が小さいとき、同様に位相同期 ループ回路102を制御し、クロック周波数を減少させ る。位相同期ループ回路102は、クロック信号線20 4から与えられる信号に同期し、周波数がN倍、または N分の1倍のクロック信号を生成する。周波数の増減は PLL制御線205を通してプロセッサ101が行う。 【0061】プロセッサ101が負荷の量を判定する方 法として、FIFOバッファ105に貯まっているデー タ量を用いる。データ量はFIFO観測線210を通し てプロセッサ101が知ることができる。すなわち、F IFOバッファ105にデータが貯まっているとき、第 1の入力データ線201につながる前段の要素プロセッ る。電源電圧の増減はDDC制御線207を通してプロ 40 サの負荷が軽いことを示すため、プロセッサ101は負 荷が重いと判断する。一方、FIFOバッファ105に データが貯まっていないとき、第1の入力データ線20 1につながる前段の要素プロセッサの負荷が重いことを 示すため、プロセッサ101は負荷が軽いと判断する。 【0062】本実施例の電力分散マルチプロセッサで は、前述のとおり各要素プロセッサの負荷に応じて各要 素プロセッサがその動作速度を決定する。定常状態で は、各要素プロセッサは常に処理を行っている状態とな り、前記の非動作状態が存在しない。従って、動作状態

と非動作状態を移行するための無駄な処理、およびその

ための無駄な電力、さらには、非動作状態が存在しない ため、そのための無駄な電力を消費しない。

【0063】図8は、本発明の要素プロセッサの第8の 実施例を示すブロック図である。

【0064】この要素プロセッサは、第1の入力データ 線201から得られるデータを蓄え、第2の入力データ 線211に出力するFIFOバッファ105と、第1の 入力データ線211から得られるデータを処理し出力デ ータ線202に出力するプロセッサ101と、プロセッ サ101からのVCO制御線206によってその発振周 10 波数が変化するクロック信号を生成する外部周波数制御 型発振器103とを備え、外部周波数制御型発振器10 3のクロック信号線203からの出力クロック信号をク ロック信号としてプロセッサ101が動作し、FIFO バッファ105に貯まっているデータ量をFIFO観測 線210によりプロセッサ101に入力し、プロセッサ 101がVCO制御線206を通して前記外部周波数制 御型発振器103を制御する。

【0065】外部周波数制御型発振器103には、図1 4に示した発振器を用いる。

【0066】前記の要素プロセッサを複数個用意し、相 互にそれぞれの出力データ線と入力データ線を接続す る。複数個の要素プロセッサが協調して、ある情報処理 を行うマルチプロセッサを構成する。プロセッサ101 は、処理の負荷が大きいとき、外部周波数制御型発振器 103を制御し、クロック周波数を増加させる。また、 処理の負荷が小さいとき、同様に外部周波数制御型発振 器103を制御し、クロック周波数を減少させる。周波 数の増減はVCO制御線206を通してプロセッサ10 1が行う。

【0067】本実施例の電力分散マルチプロセッサで は、前述のとおり各要素プロセッサの負荷に応じて各要 素プロセッサがその動作速度を決定する。定常状態で は、各要素プロセッサは常に処理を行っている状態とな り、前記の非動作状態が存在しない。従って、動作状態 と非動作状態を移行するための無駄な処理、およびその ための無駄な電力、さらには、非動作状態が存在しない ため、そのための無駄な電力を消費しない。

【0068】図9は、本発明の要素プロセッサの第9の 実施例を示すブロック図である。

【0069】この要素プロセッサは、第1の入力データ 線201から得られるデータを蓄え、第2の入力データ 線211に出力するFIFOバッファ105と、第1の 入力データ線211から得られるデータを処理し出力デ ータ線202に出力するプロセッサ101と、プロセッ サ101からのDDC制御線207によって第1の電源 から第3の電圧を生成するDC-DCコンバータ104 とを備え、この第3の電圧は電源線208を経て、プロ セッサ101に供給される。DC-DCコンバータ10 4が生成する第3の電圧と第2の電源の出力電圧との電 50 荷、あるいはその要素プロセッサに入力されるデータを

14

位差を電源電圧としてプロセッサ101が動作し、FI FOバッファ105に貯まっているデータ量をFIFO 観測線210によりプロセッサ101に入力し、プロセ ッサ101がDDC制御線207を通してDC-DCコ ンバータ104を制御する。

【0070】DC-DCコンバータ104には、図15 に示したものを用いる。

【0071】前記の要素プロセッサを複数個用意し、相 互にそれぞれの出力データ線と入力データ線を接続す

る。複数個の要素プロセッサが協調して、ある情報処理 を行うマルチプロセッサを構成する。プロセッサ101 - は、処理の負荷が大きいとき、DC-DCコンバータ1 04を制御し、プロセッサ101にかかる電源電圧を増 加させる。また、処理の負荷が小さいとき、同様にDC -DCコンバータ104を制御し、電源電圧を減少させ る。電源電圧の増減はDDC制御線207を通してプロ セッサ101が行う。

【0072】本実施例の電力分散マルチプロセッサで は、前述のとおり各要素プロセッサの負荷に応じて各要 20 素プロセッサがその動作速度を決定する。定常状態で は、各要素プロセッサは常に処理を行っている状態とな り、前記の非動作状態が存在しない。従って、動作状態 と非動作状態を移行するための無駄な処理、およびその ための無駄な電力、さらには、非動作状態が存在しない ため、そのための無駄な電力を消費しない。

【0073】すなわち、従来のマルチプロセッサは負荷 の分散が難しかったが、本実施例の電力分散マルチプロ セッサでは、ある程度の負荷の不均衡をそのプロセッサ の動作速度を変化させることで補い、また、負荷の重い 要素プロセッサには、その処理を行うのに必要な電力を 自立的に供給できる。すなわち、電力の観点からは、完 全な電力分散が行われる。

## [0074]

【発明の効果】以上説明したように、ある情報処理をマ ルチプロセッサで処理する場合、各要素プロセッサにそ の負荷を均等に割り当てなければならない。しかし、現 実には、各要素プロセッサに負荷の重さのばらつきが生 じた。従って、このように負荷が各要素プロセッサに均 等に分散されていない状態では、要素プロセッサに処理 を行っていない非動作状態が存在し、その期間にはその 要素プロセッサで無駄な電力を消費した。また、負荷が 分散されていない要素プロセッサが動作状態と非動作状 態を短い周期で繰り返すような場合、その動作切り替え に要する処理のオーバヘッドと、無駄な消費電力の増大 を招いた。

【0075】本発明の電力分散マルチプロセッサでは、 マルチプロセッサを構成する各要素プロセッサの動作速 度を、その要素プロセッサの負荷、あるいはその要素プ ロセッサの出力データを受け取る要素プロセッサの負

生成する要素プロセッサの負荷によって変化させることで、各要素プロセッサの動作速度を独立に決定する。

【0076】各要素プロセッサの動作速度を変える方法として、要素プロセッサに入力するクロック信号を同期位相ループ回路または外部周波数制御型発振器により変化させる方法、あるいはプロセッサの電源電圧をDC-DCコンバータにより変化させる方法がある。また、各要素プロセッサの負荷は、その要素プロセッサのプログラムにより判定する方法、あるいは入力に付いたFIFOバッファの状態による方法、あるいは出力に付いたF10 IFOバッファの状態による方法がある。

【0077】前記のようにして各要素プロセッサの動作 速度を決定した場合、定常状態では各要素プロセッサは 常に情報を処理している動作状態にある。すなわち、動 作状態と非動作状態を切り替える処理が発生しない。ま た、各要素プロセッサはそのプロセッサに必要な速度で 動作するため、無駄な消費電力を削減できる。

## 【図面の簡単な説明】

【図1】本発明の第1の実施例の要素プロセッサのブロック構成を示した図である。

【図2】本発明の第2の実施例の要素プロセッサのブロック構成を示した図である。

【図3】本発明の第3の実施例の要素プロセッサのブロック構成を示した図である。

【図4】本発明の第4の実施例の要素プロセッサのブロック構成を示した図である。

【図5】本発明の第5の実施例の要素プロセッサのブロック構成を示した図である。

【図6】本発明の第6の実施例の要素プロセッサのブロック構成を示した図である。

【図7】本発明の第7の実施例の要素プロセッサのブロック構成を示した図である。

【図8】本発明の第8の実施例の要素プロセッサのブロック構成を示した図である。

16 【図9】本発明の第9の実施例の要素プロセッサのブロック構成を示した図である。

【図10】位相同期ループ回路の具体例を示した図である。

【図11】位相比較器の具体例を示した図である。

【図12】チャージボンプ回路の具体例を示した図である。

【図13】ローパスフィルタ回路の具体例を示した図である。

) 【図14】外部周波数制御型発振器の具体例を示した図 である。

【図15】DC-DCコンバータの具体例を示した図である。

【図16】従来例の要素プロセッサのブロック構成を示した図である。

## 【符号の説明】

101 プロセッサ

102 位相同期ループ回路

103 外部周波数制御型発振器

20 104 DC-DCコンバータ

105 FIFOバッファ

106 位相比較器

107 チャージポンプ回路

108 ローパスフィルタ回路

109,110 カウンタ

201,211 入力データ線

202, 209 出力データ線

203, 204 クロック信号線


205 PLL制御線


30 206 VCO制御線


207 DDC制御線

208 第3の電源線

210 FIFO観測線









204


クロック信号線




【図4】




【図5】







【図7】




【図8】




【図9】




【図11】





## 【図14】



## 【手続補正書】

【提出日】平成7年12月6日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】請求項8

【補正方法】変更

【補正内容】

【請求項8】第1の入力データ線から得られるデータを 蓄え、第2の入力データ線に出力するFIFOバッファ レ

第2の入力データ線から得られるデータを処理し出力データ線に出力するプロセッサと、

前記プロセッサからのVCO制御線によってその発振周 波数が変化するクロック信号を生成する外部周波数制御 型発振器とを備え、

前記外部周波数制御型発振器の出力クロック信号をクロック信号として前記プロセッサが動作し、

前記FIFOバッファに貯まっているデータ量をFIFO観測線により前記プロセッサに入力し、前記プロセッサが前記VCO制御線を通して前記外部周波数制御型発振器を制御することを特徴とする要素プロセッサ。

## 【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】請求項9

【補正方法】変更

【補正内容】

【請求項9】第1の入力データ線から得られるデータを 蓄え、第2の入力データ線に出力するFIFOバッファ と

第2の入力データ線から得られるデータを処理し出力デ

ータ線に出力するプロセッサと、

前記プロセッサからのDDC制御線によって第1の電源 から第3の電圧を生成するDC-DCコンバータとを備 え、

前記DC-DCコンバータが生成する第3の電圧と第2の電源の出力電圧との電位差を電源電圧として前記プロセッサが動作し、

前記FIFOバッファに貯まっているデータ量をFIFO観測線により前記プロセッサに入力し、前記プロセッサが前記DDC制御線を通して前記DC-DCコンバータを制御することを特徴とする要素プロセッサ。

#### 【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0013

【補正方法】変更

## 【補正内容】

【0013】また、本発明の要素プロセッサは、第1の入力データ線から得られるデータを蓄え、第2の入力データ線に出力するFIFOバッファと、第2の入力データ線から得られるデータを処理し出力データ線に出力するプロセッサと、前記プロセッサからのVCO制御線によってその発振周波数が変化するクロック信号を生成する外部周波数制御型発振器とを備え、前記外部周波数制御型発振器の出力クロック信号をクロック信号として前記プロセッサが動作し、前記FIFOバッファに貯まっているデータ量をFIFO観測線により前記プロセッサに入力し、前記プロセッサが前記VCO制御線を通して前記外部周波数制御型発振器を制御することを特徴とすることもできる。

【手続補正4】 【補正対象書類名】明細書

【補正対象項目名】0014

【補正方法】変更

【補正内容】

【0014】また、本発明の要素プロセッサは、第1の入力データ線から得られるデータを蓄え、第2の入力データ線に出力するFIFOバッファと、第2の入力データ線から得られるデータを処理し出力データ線に出力す

るプロセッサと、前記プロセッサからのDDC制御線によって第1の電源から第3の電圧を生成するDC-DCコンバータとを備え、前記DC-DCコンバータが生成する第3の電圧と第2の電源の出力電圧との電位差を電源電圧として前記プロセッサが動作し、前記FIFOバッファに貯まっているデータ量をFIFO観測線により前記プロセッサに入力し、前記プロセッサが前記DDC制御線を通して前記DC-DCコンバータを制御することを特徴とすることもできる。